時(shí)鐘系統(tǒng)是大部分產(chǎn)品內(nèi)部比較重要的一個(gè)模塊，主要作用是同步各類器件，而且時(shí)鐘基準(zhǔn)系統(tǒng)里必定會(huì)有一顆石英晶體或者振蕩器，以及時(shí)鐘集成芯片，其發(fā)出的時(shí)鐘信號(hào)使產(chǎn)品可以精準(zhǔn)的完成指令。時(shí)鐘系統(tǒng)里的Oscillator一般都要求精確性要高，來(lái)看看時(shí)鐘晶振與時(shí)鐘芯片的工作原理和一些特點(diǎn)。

主板時(shí)鐘芯片電路提供應(yīng)CPU，主板芯片組和各級(jí)總線（CPU總線，AGP總線，PCI總線，PCIE總線等）和主板各個(gè)接口部分基本工作頻率，有了它，計(jì)算機(jī)才能在CPU控制下，按步就班，協(xié)調(diào)地完成各項(xiàng)功能工作：
1.時(shí)鐘發(fā)生器的工作原理：時(shí)鐘我們可以把他定義為各個(gè)部件的總線頻率速度，他起著分配給各個(gè)部件的頻率使他們能夠正常工作。當(dāng)晶振通電后發(fā)出的頻率送入時(shí)鐘集成芯片芯片，它的各腳會(huì)傳出相對(duì)應(yīng)的頻率通個(gè)時(shí)鐘集成芯片芯片旁邊的電阻（時(shí)鐘集成芯片芯片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而內(nèi)存，與AGP這些高速的時(shí)鐘是由北橋內(nèi)部提供應(yīng)它的，（注有些主板AGP時(shí)鐘不是由北橋提供的)將頻率信號(hào)分配到主板各個(gè)部件如（PCI33M，CPU100M133M200MI/O48M和14M，南橋33M&14M北橋100M7&133M&200M。
2.時(shí)鐘集成芯片芯片簡(jiǎn)介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合后才能在主板上起作用。我們把他稱做為時(shí)鐘發(fā)生器（晶振+時(shí)鐘集成芯片芯片）。
3.晶振的工作原理：主板時(shí)鐘芯片即分頻器的原始工作振蕩頻率，由石英晶體振蕩器的諧振頻率來(lái)產(chǎn)生，晶振其實(shí)是一個(gè)頻率產(chǎn)生器，他主要把傳進(jìn)去的電壓轉(zhuǎn)化為頻率信號(hào)。提供應(yīng)分頻率一個(gè)基準(zhǔn)的14.318MHZ的振蕩頻率，它是一個(gè)多諧振蕩器的正回饋環(huán)電路，也就是說(shuō)它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個(gè)永無(wú)休止的循環(huán)自激過(guò)程。
4.在主板上常見(jiàn)的時(shí)鐘晶振：有14.318M（主時(shí)鐘）與32.768HZ（南橋旁邊的時(shí)鐘）。
時(shí)鐘電路構(gòu)架：
上面大家知道了它的各個(gè)主成部分后，再來(lái)看看它的整個(gè)構(gòu)架圖
PLL是Phase-LockedLoop的縮寫(xiě)，中文含意為鎖相環(huán)。PLL基本上是一個(gè)閉環(huán)的反饋控制系統(tǒng)，它可以使PLL的輸出可以與一個(gè)參考信號(hào)保持固定的相位關(guān)系。PLL一般由鑒相器、電荷放大器（ChargePump）、低通濾波器、壓控晶體振蕩器、以及某種形式的輸出轉(zhuǎn)換器組成。為了使得PLL的輸出頻率是參考時(shí)鐘的倍數(shù)關(guān)系，在PLL的反饋路徑或（和）參考信號(hào)路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示：
壓控振蕩器產(chǎn)生周期性的輸出信號(hào)，假如其輸出頻率低于參考信號(hào)的頻率，鑒相器通過(guò)電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。假如壓控振蕩器的輸出頻率高于參考信號(hào)的頻率，鑒相器通過(guò)電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進(jìn)行微小調(diào)整的時(shí)候，系統(tǒng)趨向一個(gè)穩(wěn)態(tài)。
3.3v電源經(jīng)過(guò)二極管和電感進(jìn)入分頻器后，分頻器開(kāi)始工作，和晶體一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。石英晶體諧振器兩腳常生的頻率總和是14.318M。
總頻（OSC）在分頻器出來(lái)后送到PCI槽的B16腳和ISA的B30腳。這兩腳叫OSC測(cè)試腳。也有的還送到南橋，目的是使南橋的頻率更加穩(wěn)定。在總頻OSC線上還電容?？傤l線的對(duì)地阻值在450---700歐之間，總頻時(shí)鐘波形幅度一定要大于2V電平。假如開(kāi)機(jī)數(shù)碼卡上的OSC燈不亮，先查晶體兩腳的電壓和波形；有電壓有波形，在總頻線路正常的情況下，為分頻器壞；無(wú)電壓無(wú)波形，在分頻器電源正常情況下，為分頻器壞；有電壓無(wú)波形，為晶體壞。
沒(méi)有總頻，南、北橋、CPU、CACHE、I/O、內(nèi)存上就沒(méi)有頻率。有了總頻，也不一定有頻率?？傤l一定正常，可以說(shuō)明石英晶振和分頻器基本上正常，主要是晶體的振蕩電路已經(jīng)完全正常，反之就不正常。
當(dāng)總頻產(chǎn)生后，分頻器開(kāi)始分頻，R2將分頻器分過(guò)來(lái)的頻率送到南橋，在南橋處理過(guò)后送到PCI槽B8和ISA的B20腳，這兩腳叫系統(tǒng)測(cè)試腳，這個(gè)測(cè)試腳可以反映主板上所有的時(shí)鐘是否正常。系統(tǒng)時(shí)鐘的波形幅度一定要大于1.5V，這兩腳的阻值在450---700歐之間，由南橋提供。
在主板上RESET和CLK者是南橋處理的，在總頻正常下，假如RESET和CLK都沒(méi)有，在南橋電源正常情況下，為南橋壞。主板不開(kāi)機(jī)，RESET不正常，先查總頻。在主板上，時(shí)鐘線比AD線要粗一些，并帶有彎曲。
時(shí)鐘集成芯片芯片：
上面講到了時(shí)鐘的產(chǎn)生，那他是如何工作的接下來(lái)我給大家講解一下時(shí)鐘集成芯片芯片.時(shí)鐘集成芯片芯片的工作條件：
①.供電→他的供電基本上都經(jīng)過(guò)個(gè)子較大的貼片電感進(jìn)入時(shí)鐘集成芯片芯片（貼片電感時(shí)鐘集成芯片芯片四周就可以找到因?yàn)樗绕渌忠稽c(diǎn)）。時(shí)鐘集成芯片芯片早期的供電有2組到3組：2組供電為2.5V與3.3V3組供電為2.5V與2.8V時(shí)鐘集成芯片芯片后期的供電有1組到2組：1組為+3.3V2組為3.3V與2.5V
②PG信號(hào)是在啟動(dòng)時(shí)輸出電壓都穩(wěn)定后再給電腦一個(gè)啟動(dòng)信號(hào)，讓電腦正式啟動(dòng)，而在意外斷電時(shí)也能及時(shí)地送出關(guān)機(jī)信號(hào)讓電腦立刻停止工作，對(duì)電腦的穩(wěn)定和外設(shè)起了很大的保護(hù)作用。PG信號(hào)基本是通過(guò)時(shí)鐘集成芯片芯片旁邊的阻值較大的電阻（10K、4.7K電阻）進(jìn)入時(shí)鐘集成芯片芯片內(nèi)部的（PG要高于1.5V）當(dāng)供電與PG都正常后時(shí)鐘集成芯片芯片內(nèi)部才能正常工作，和諧振器一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來(lái)的時(shí)鐘頻率放大或縮小后輸給主板的各個(gè)部件.

正在載入評(píng)論數(shù)據(jù)...

上一篇：石英晶振共振電阻的溫度依賴性和溫度傳感器

下一篇：快來(lái)看看關(guān)于晶振老化還有哪些不知道的事

此文關(guān)鍵字：時(shí)鐘主板振蕩器時(shí)鐘芯片時(shí)鐘系統(tǒng)晶振

姓名：
郵箱：
正文：

資訊中心

金洛博客

應(yīng)用在時(shí)鐘系統(tǒng)里的Oscillator和芯片

相關(guān)資訊